GNU Make：使用不同命令的 C/C++ 目标的更好方法

GNU Make: A better way of using both C/C++ targets with different commands

问：下面是我的 Makefile 片段：

SRCS+=$(wildcard *.c *.cpp)
OBJECTS=$(addprefix $(OBJ_DIR)/, $(patsubst %.c,%.o,$(SRCS:.cpp=.o)))
# .....
$(OBJ_DIR)/%.o: %.cpp
    $(CXX) -ggdb -Wall -Wextra -Werror $(INC) $(C_FLAGS) -c -o $@ $<

$(OBJ_DIR)/%.o: %.c
    $(CC) -ggdb -Wall -Wextra -Werror $(INC) $(C_FLAGS) -c -o $@ $<

如何在 "OBJECTS" 之后重构表达式并删除 .cpp 和 .%c 的相似规则的重复？

OBJECTS := $(patsubst %,$(OBJ_DIR)/%.o,$(basename $(SRCS)))
# Note that you may not need this variable at all.

COMPILE_ARGS = -ggdb -Wall -Wextra -Werror $(INC) $(C_FLAGS) -c -o $@ $<

$(OBJ_DIR)/%.o: %.cpp
    $(CXX) $(COMPILE_ARGS)

$(OBJ_DIR)/%.o: %.c
    $(CC) $(COMPILE_ARGS)