Baysis2 键盘端口总是高

Question

我正在尝试使用 baysis2 FPGA 和验证通过键盘输入的密码的 verilog 创建密码系统。我需要确保我的键盘工作正常，因为它似乎有点故障。有人告诉我，确保我的键盘正在向开发板发送数据的最佳方法是在我按下按钮时检查 ps2d 和 ps2c 是否为高电平，这是有道理的。问题是在测试中，我绑定 ps2d 和 ps2c 的两个 LED 总是逻辑高电平，即使键盘断开连接也是如此！这是 verilog/Xilinx ISE 的某些功能还是我的电路板端口有问题？

以下是我的Verilog代码。

module wtf(ps2d, ps2c, ps2dout, ps2cout);

    input wire ps2d, ps2c;
    output wire ps2dout, ps2cout;

    assign ps2dout = ps2d;
    assign ps2cout = ps2c;

endmodule

具有以下约束文件

NET "ps2c"    LOC = "B1"   | DRIVE = 2  | PULLUP ; 
NET "ps2d"    LOC = "C3"   | DRIVE = 2  | PULLUP ; 
NET "ps2cout" LOC = "G1" ;
NET "ps2dout" LOC = "P4" ;

Answer 1

好吧，UCF 文件在这些引脚上启用了内部上拉，因此在没有任何连接的情况下将这些引脚读取为高电平正是它应该做的。

Baysis2 键盘端口总是高

Baysis2 Keyboard ports always high

keyboard

verilog

spartan

fpga

xilinx-ise