x86/64 vs ARM 缓存 miss/branch 错误预测惩罚
x86/64 vs ARM cache miss/branch mispredict penalty
ARM 和 x86/64 处理器的高速缓存未命中和分支预测错误的惩罚之间是否存在任何重大或根本的区别？
我了解里程可能因机器的具体型号和整体配置而异。不过还是想知道有没有。
从根本上讲，~32MHz 3 级 Cortex-M0 管道与~3GHz 40 级 NetBurst P4 管道的工作方式相同 - 如果下一个 instruction/data 尚不可用，你就可以了必须等到它。
实际周期计数、时序和其他一切都将取决于许多不同的 microarchitecture/system/implementation 细节，即使在单一架构中也有很大差异（将 NetBurst P4 与 486DX-40 进行比较，或将 Cortex-M0 与例如 X-Gene 2）。
ARM 和 x86/64 处理器的高速缓存未命中和分支预测错误的惩罚之间是否存在任何重大或根本的区别？
我了解里程可能因机器的具体型号和整体配置而异。不过还是想知道有没有。
从根本上讲，~32MHz 3 级 Cortex-M0 管道与~3GHz 40 级 NetBurst P4 管道的工作方式相同 - 如果下一个 instruction/data 尚不可用，你就可以了必须等到它。
实际周期计数、时序和其他一切都将取决于许多不同的 microarchitecture/system/implementation 细节，即使在单一架构中也有很大差异（将 NetBurst P4 与 486DX-40 进行比较，或将 Cortex-M0 与例如 X-Gene 2）。