是用VHDL还是Verilog写的

Is it written in VHDL or Verilog

我是HDL新手，想确认一下这几行代码是用VHDL还是Verilog写的？

DE0_SOPC DE0_SOPC_inst(
                        // 1) global signals:
                         .clk(CLOCK_50),
                         .pll_cpu(),
                         .pll_sdram(DRAM_CLK),
                         .reset_n(system_reset_n));

这是 Verilog。它是一个模块在另一个模块中的实例化。这就是你在 Verilog 中的做法；这不是你在 VHDL 中的做法。

是的。这些是 verilog 代码行。根据您之前的评论，类型：.v 文件属于 verilog 代码。