了解4位ALU的vhdl代码和流程？
understanding of vhdl code and flow of 4 bit ALU?
我在这里制作 4 位 ALU 我已经声明了实体
entity ALU is
Port ( a : in STD_LOGIC_VECTOR (3 downto 0););
end ALU;
你能解释一下逻辑向量数组是如何工作的吗我的意思是
的语法
a : in STD_LOGIC_VECTOR (3 downto 0);
还有
运算符=>
2-顺序设计和组合设计以及分层设计之间有什么区别，告诉我 ALU CPU 在所有这些设计中都被编码了吗？
can you please explain that how logic vector array works there i mean
syntax of
a : in STD_LOGIC_VECTOR (3 downto 0);
这是一个端口声明，由
组成
a - 端口名称in - 它的方向 - 它向这个实体提供信号STD_LOGIC_VECTOR - 它的类型（大致是一个位数组）(3 downto 0)其索引类型（4个整数递减）; - 下一个声明之前的分隔符。
从问题上看不清楚，你不懂什么。
the operator =>
不是真正的运算符，例如您不能重载它 - 它是一个关联，将（在 case 语句中）左侧的 case 值与右侧的 case 操作相关联。
您还会看到它将参数名称与参数列表、端口映射等中的参数值相关联
2- what is difference between 4 bit behavioral alu and 4 bit verdict
multiplier
一个可以加，一个可以乘。虽然我从未听说过 "verdict" 乘数。
我在这里制作 4 位 ALU 我已经声明了实体
entity ALU is
Port ( a : in STD_LOGIC_VECTOR (3 downto 0););
end ALU;
你能解释一下逻辑向量数组是如何工作的吗我的意思是
的语法 a : in STD_LOGIC_VECTOR (3 downto 0);
还有
运算符=>
2-顺序设计和组合设计以及分层设计之间有什么区别，告诉我 ALU CPU 在所有这些设计中都被编码了吗？
can you please explain that how logic vector array works there i mean syntax of
a : in STD_LOGIC_VECTOR (3 downto 0);
这是一个端口声明，由
组成a- 端口名称in- 它的方向 - 它向这个实体提供信号STD_LOGIC_VECTOR- 它的类型（大致是一个位数组）(3 downto 0)其索引类型（4个整数递减）;- 下一个声明之前的分隔符。
从问题上看不清楚，你不懂什么。
the operator =>
不是真正的运算符，例如您不能重载它 - 它是一个关联，将（在 case 语句中）左侧的 case 值与右侧的 case 操作相关联。
您还会看到它将参数名称与参数列表、端口映射等中的参数值相关联
2- what is difference between 4 bit behavioral alu and 4 bit verdict multiplier
一个可以加，一个可以乘。虽然我从未听说过 "verdict" 乘数。