寄存器中的值在每个时钟周期不断重置为 0

Question

我不明白为什么这段代码中的定时器计数器不起作用。在每个时钟周期结束时，值重置为 0，因此输出将如下所示：

clock: 0  timer: 0
clock: 1  timer: 1
clock: 0  timer: 0
clock: 1  timer: 1

代码：

module controller(clock, reset, enable, lightN, lightS, lightE, lightW, NScolor, EWcolor);

input clock, reset, enable, lightN, lightS, lightE, lightW;
output NScolor, EWcolor;

wire clock, reset, enable, lightN, lightS, lightE, lightW;
reg NScolor, EWcolor;
reg timer;


always @ (posedge clock)
begin: COUNT
    $display("TIMER = %d", timer); 
    if (reset == 1) begin
    $display("Resetting!");
        NScolor<= 1;
        EWcolor<= 0;
        timer <= 0;
    end
    else if (enable == 1) begin
        timer <= timer + 1;
        if (timer == 7) begin
            switchLights;
        end
        else if (timer >= 10) begin
            timer <= 0;
            switchLights;
        end
    end
end

task switchLights;
begin
    if (NScolor == 0 && EWcolor == 2) begin
        NScolor<= 1;
        EWcolor<= 0;
    end
    else if (NScolor == 1) begin
        NScolor<= 2;
        EWcolor<= 0;
    end
    else if (NScolor == 2) begin
        NScolor<= 0;
        EWcolor<= 1;
    end

    if (EWcolor == 0 && NScolor == 2) begin
        EWcolor<= 1;
        NScolor<= 0;
    end
    else if (EWcolor == 1) begin
        EWcolor<= 2;
        NScolor<= 0;
    end
    else if (EWcolor == 2) begin
        EWcolor<= 0;
        NScolor<= 1;
    end
end
endtask

endmodule

Answer 1

您已将计时器声明为：

reg timer;

这是一个单位寄存器。因此，它在您的模拟中仅假定值 0 和 1。

您可以将其声明为多位寄存器，或将其声明为整数变量（假设此代码无论如何仅用于模拟目的，而不用于综合）。

请注意，您的代码中还有其他问题。例如，您将 EWColor 声明为单个位，但仍尝试将其分配给 2，并将其与 2 进行比较。

寄存器中的值在每个时钟周期不断重置为 0

Value in register keeps resetting to 0 every clock cycle

counter

verilog