将信号值设置为统一化是否可以接受？

Question

为了在我的 VHDL 代码中实现一些我目前正在做的事情：

tmpOutput <= "UUUUUUUU";

这完全是错误的吗？还有，这样会不会在综合设计的时候带来问题？

非常感谢！

Answer 1

'U' 不是未定义，而是未初始化。这是完全合法的，但是 很奇怪 因为信号在逻辑上不会从未初始化的值返回到未初始化的值。

使用未知的 'X' 或无关紧要的 '-' 可能更好。至于综合工具会用它做什么，它要么认为它无关紧要，要么与'0'相同。