这行在verilog中是什么意思？
What does this line mean in verilog?
来自http://www.johnloomis.org/digitallab/lcdlab/lcdlab3/lcdlab3.qdoc.html
如何更改 DATA_BUS 使其不使用 inout。
// BIDIRECTIONAL TRI STATE LCD DATA BUS
assign DATA_BUS = (LCD_RW_INT? 8'bZZZZZZZZ: DATA_BUS_VALUE)
这是使用三元运算符对 DATA_BUS 的连续赋值语句。
assign DATA_BUS = (LCD_RW_INT? 8'bZZZZZZZZ: DATA_BUS_VALUE)
三元运算符可以被认为是一个迷你的 if-else 语句。在英语中，假设 LCD_RW_INT 是一个 1 位标志，它可以这样翻译：
if LCD_RW_INT == 1'b1:
DATA_BUS = 8'bZZZZZZZZ
else:
DATA_BUS = DATA_BUS_VALUE
来自http://www.johnloomis.org/digitallab/lcdlab/lcdlab3/lcdlab3.qdoc.html
如何更改 DATA_BUS 使其不使用 inout。
// BIDIRECTIONAL TRI STATE LCD DATA BUS
assign DATA_BUS = (LCD_RW_INT? 8'bZZZZZZZZ: DATA_BUS_VALUE)
这是使用三元运算符对 DATA_BUS 的连续赋值语句。
assign DATA_BUS = (LCD_RW_INT? 8'bZZZZZZZZ: DATA_BUS_VALUE)
三元运算符可以被认为是一个迷你的 if-else 语句。在英语中，假设 LCD_RW_INT 是一个 1 位标志，它可以这样翻译：
if LCD_RW_INT == 1'b1:
DATA_BUS = 8'bZZZZZZZZ
else:
DATA_BUS = DATA_BUS_VALUE