二级分页中的逻辑地址

Logical Address in 2 level paging

考虑一个使用 2 级的系统 paging.Page table 被分成 2K 个页面,每个页面大小为 4 KW。本页table条目大小为2W。如果 PAS 为 64 MW,则分为 16K 帧。内存是字寻址的,计算逻辑地址(LA)、物理地址(PA)、外页Table大小(OPTS)和内页Table大小(IPTS)的长度。

我做了什么-

PAS=64MW= 2^26 
Thus,PA=26 Bits

LAS = Page Size* No. of Pages * Page Table Entry Size  
    = 4KW * 2K * 2W
    = 2^23
Thus LA=23 bits.

答案如下:

1.LA=35 bits

2.PA=26 bits

3.OPTS=4KW

4.IPTS=8KW

我搞不懂 LA 是如何变成 35 位而不是 22 位的。 LA 在 P1、P2 和 d 方面是如何分配的?有人可以帮助我吗?

page 的大小 = 4KW = 2^12 W。这意味着 offset(d)12 bits.

让我们假设 LAS(logical address space) 共有 2^x 页。因为它是 2 level paging,所以我们有

((2^x)*2)/(size of 1 page) = 2K pages

这意味着2^(x + 1 - 12) = 2^(11)。因此,我们有 x = 22。因此,逻辑地址 space = 22 + 12 = 34 bits