VHDL 和综合 w/Quartus 简单错误

VHDL & Synthesizing w/Quartus simple error

所以我目前正在尝试综合设计,显然它太大而无法编译或其他什么。在ModelSim中编译仿真完美,但在quartus中报错:

Error: Design requires 491 I/O resources -- too many to fit in 456 available in the selected device or any device in the device family

显然我有 491 I/O 个资源,但只能容纳 456 个 (??)。我不知道这意味着什么或如何扩展 456 号码。 Google 搜索让我一无所获。有人知道在这种情况下该怎么办吗?

非常感谢!

您可以尝试虚拟引脚分配:

http://quartushelp.altera.com/13.1/mergedProjects/logicops/logicops/def_virtual_pin.htm