MMX 实际上支持 PADDD 指令吗，即使它在英特尔手册中缺失？
Is the PADDD instruction actually supported by MMX, even though it's missing from Intel's manual?
我在 NASM 中写了这段代码：
PADDD mm0, mm1
而且汇编没有错误，但是这个指令，虽然在NASM里面，我在Intel指令手册里找不到，我只找到了这个：
PADDD xmm1, xmm2/m128
需要 xmm 寄存器而不是 mm 寄存器。
这是 PADDD mm0, mm1 的操作码：0FFEC1
这是 PADDD xmm0, xmm1 的操作码：660FFEC1
那么为什么英特尔的说明手册中缺少 PADDD mm0, mm1？
这是英特尔当前版本手册中typo/omission的一个简单案例。
在托管英特尔文档副本的 this site 上（尽管不需要最新的英特尔文档），存在 MMX 的操作码：
Opcode/Instruction Op/En 64/32 bit Mode Support CPUID Feature Flag Description
0F FC /r1 PADDB mm, mm/m64 RM V/V MMX Add packed byte integers from mm/m64 and mm.
您还可以在 an older Intel manual from 2005 以及 2017 年 3 月的版本中找到它。
这里没什么可看的；请继续前进。
我在 NASM 中写了这段代码：
PADDD mm0, mm1
而且汇编没有错误，但是这个指令，虽然在NASM里面，我在Intel指令手册里找不到，我只找到了这个：
PADDD xmm1, xmm2/m128
需要 xmm 寄存器而不是 mm 寄存器。
这是 PADDD mm0, mm1 的操作码：0FFEC1
这是 PADDD xmm0, xmm1 的操作码：660FFEC1
那么为什么英特尔的说明手册中缺少 PADDD mm0, mm1？
这是英特尔当前版本手册中typo/omission的一个简单案例。
在托管英特尔文档副本的 this site 上（尽管不需要最新的英特尔文档），存在 MMX 的操作码：
Opcode/Instruction Op/En 64/32 bit Mode Support CPUID Feature Flag Description 0F FC /r1 PADDB mm, mm/m64 RM V/V MMX Add packed byte integers from mm/m64 and mm.
您还可以在 an older Intel manual from 2005 以及 2017 年 3 月的版本中找到它。
这里没什么可看的；请继续前进。