流水线中的 MIPS lw 延迟
MIPS lw latency in pipelining
我得到了处理器时钟周期的各个阶段。
IF ID EX MEM WB
250ps 350ps 150ps 300ps 200ps
现在有人问我流水线指令中 LW 指令的总延迟是多少。
这是我知道的：
流水线版本中的时钟周期时间为 350ps，因为这是最长的指令。
非流水线版本中的时钟周期时间为 1250ps，因为这是所有指令加在一起的持续时间。
但是 "latency of a LW instruction" 与那些时代有什么关系？
好吧，我很确定我找到了答案，即你采用最长的阶段持续时间，在本例中为 350ps，然后将其乘以阶段数，在本例中为 5。
所以
350 * 5 = 1750ps
是的，你的结果是正确的。这是公式：
（指令数）（最长指令时间（单位））=延迟（单位）
我得到了处理器时钟周期的各个阶段。
IF ID EX MEM WB
250ps 350ps 150ps 300ps 200ps
现在有人问我流水线指令中 LW 指令的总延迟是多少。
这是我知道的：
流水线版本中的时钟周期时间为 350ps，因为这是最长的指令。
非流水线版本中的时钟周期时间为 1250ps，因为这是所有指令加在一起的持续时间。
但是 "latency of a LW instruction" 与那些时代有什么关系？
好吧，我很确定我找到了答案，即你采用最长的阶段持续时间，在本例中为 350ps，然后将其乘以阶段数，在本例中为 5。
所以
350 * 5 = 1750ps
是的，你的结果是正确的。这是公式：
（指令数）（最长指令时间（单位））=延迟（单位）