在 SystemVerilog 代码中为 SimVision 设置探测器
Setting Probes for SimVision in SystemVerilog Code
我正在尝试使用 i运行 探测 systemverilog 信号。
当我谷歌搜索时,我遇到了一些转储 wave 的例子,如下所示。
initial begin
$recordfile("sv_wave");
$recordvars("depth=all",pstest);
end
似乎有效,但其他变量无法看到 "No Value Available" 的值。
我使用下面的脚本来运行模拟。
irun \
+access+wrc \
-cdn_vip_root /u572/cadence/installs/VIPCAT113 \
/u572/sv/denaliMem.sv \
/u572/sv/denaliCdn_ahb.sv \
/u572/svExamples/simpleExample/hdl/master_mux.v \
/u572/svExamples/simpleExample/hdl/slave_mux.v \
hdl/ahb_verilog.v \
test2.v \
tb.sv \
-incdir /u572/svExamples/simpleExample \
-timescale 1ps/1ps -top pstest
我应该怎么做才能获得 No Value Available 变量的变量值?
在模拟器端,您可以使用的命令是probe -create <signal> <options>
。您可以在 irun simulator
控制台中键入它,也可以在启动时将其作为 .tcl
文件中的说明提供。有关详细说明和示例,请参阅 Simulator Tcl Commands
/ probe
部分下随模拟器提供的文档。
我正在尝试使用 i运行 探测 systemverilog 信号。 当我谷歌搜索时,我遇到了一些转储 wave 的例子,如下所示。
initial begin
$recordfile("sv_wave");
$recordvars("depth=all",pstest);
end
似乎有效,但其他变量无法看到 "No Value Available" 的值。
我使用下面的脚本来运行模拟。
irun \
+access+wrc \
-cdn_vip_root /u572/cadence/installs/VIPCAT113 \
/u572/sv/denaliMem.sv \
/u572/sv/denaliCdn_ahb.sv \
/u572/svExamples/simpleExample/hdl/master_mux.v \
/u572/svExamples/simpleExample/hdl/slave_mux.v \
hdl/ahb_verilog.v \
test2.v \
tb.sv \
-incdir /u572/svExamples/simpleExample \
-timescale 1ps/1ps -top pstest
我应该怎么做才能获得 No Value Available 变量的变量值?
在模拟器端,您可以使用的命令是probe -create <signal> <options>
。您可以在 irun simulator
控制台中键入它,也可以在启动时将其作为 .tcl
文件中的说明提供。有关详细说明和示例,请参阅 Simulator Tcl Commands
/ probe
部分下随模拟器提供的文档。