可以在 ASIC 中进行初始合成吗？

Question

我还没有尝试综合自己，但如果有人能帮助快速回答，我将不胜感激。

对于常规 RAM，我看到人们在他们的 Verilog 中这样做，但我被告知 initial 在 Synopsys Design Compiler 中不可综合，我想知道工具之间是否存在差异。或者这仅用于内存初始化是可行的。

initial begin
    for (count=0;count<2048;count=count+1) RAM[count]=0;
end

这是专门针对 ASIC 而不是 FPGA 或 Xilinx。提前致谢！

Answer 1

不，它只能用于模拟目的。 Synopsys Design Compiler 不合成 initial 块，而是抛出以下警告。

The statements in initial blocks are ignored.

Is initial synthesizable in ASIC?