多千兆位收发器 GTP 的 TX 缓冲区
TX buffer of Multi-gigabit transceiver GTP
现在我正在做一个与MGT (Multi-Gigabit Transceiver) GTP相关的项目。
因为我是verilog编程语言的新手，所以我有一个关于MGT GTP的问题。
在Xilinx文档中（Virtex-5 FPGA ROCKETIO GTP收发器），TX侧（图）有一个FIFO-TX buffer （相位调整 FiFo 和过采样）。
根据我在这个文档中看到的信息，我了解到这个模块只是用来调整TX端的时钟相位，最小化GTP收发器的偏斜。
生成一个异步或同步 FIFO 连接到 MGT GTP 对我来说并不难，但它会增加抖动延迟。
我认为如果我可以在 MGT GTP 内部使用 TX 缓冲区，则可以减少抖动延迟。
因此，我的问题是
我可以使用这个 TX 缓冲区作为同步或异步 FIFO bram 传输数据吗？
如果我可以将此缓冲区用作同步和异步 FIFO，是否有此 TX 缓冲区的状态标志（空或满）？
非常感谢
您不能将它 "as" 用作 BRAM，因为它是一个内部收发器组件。它是一个内部异步 FIFO，将 TXUSERCLK 域桥接到 XCLK 域，仅此而已。看起来您可以通过 TXBUFSTATUSn 信号从缓冲区中获取 'water mark' 状态信号，但这只是一个表示多于或少于半满的一位信号，而不是满或空指示。并且没有办法表明进入 FIFO 的数据是否有效，TXUSERCLK 域中的每个周期都被认为是有效数据。 phase alignment/deskew 例程似乎是唯一可以真正改变缓冲区中数据量的东西。好吧，那和 运行 TXUSERCLK 的频率与 XCLK 不同，但这只会导致缓冲区溢出或缓冲区下溢，从而需要重置发送器。关于去偏移例程需要注意的一点是，它们旨在对齐两个相邻发送器通道的 XCLK，而不是通过单个通道最小化延迟。
我不知道你说的 "jitter latency."
是什么意思
现在我正在做一个与MGT (Multi-Gigabit Transceiver) GTP相关的项目。
因为我是verilog编程语言的新手，所以我有一个关于MGT GTP的问题。
在Xilinx文档中（Virtex-5 FPGA ROCKETIO GTP收发器），TX侧（图）有一个FIFO-TX buffer （相位调整 FiFo 和过采样）。
根据我在这个文档中看到的信息，我了解到这个模块只是用来调整TX端的时钟相位，最小化GTP收发器的偏斜。
生成一个异步或同步 FIFO 连接到 MGT GTP 对我来说并不难，但它会增加抖动延迟。
我认为如果我可以在 MGT GTP 内部使用 TX 缓冲区，则可以减少抖动延迟。
因此，我的问题是
我可以使用这个 TX 缓冲区作为同步或异步 FIFO bram 传输数据吗？
如果我可以将此缓冲区用作同步和异步 FIFO，是否有此 TX 缓冲区的状态标志（空或满）？
非常感谢
您不能将它 "as" 用作 BRAM，因为它是一个内部收发器组件。它是一个内部异步 FIFO，将 TXUSERCLK 域桥接到 XCLK 域，仅此而已。看起来您可以通过 TXBUFSTATUSn 信号从缓冲区中获取 'water mark' 状态信号，但这只是一个表示多于或少于半满的一位信号，而不是满或空指示。并且没有办法表明进入 FIFO 的数据是否有效，TXUSERCLK 域中的每个周期都被认为是有效数据。 phase alignment/deskew 例程似乎是唯一可以真正改变缓冲区中数据量的东西。好吧，那和 运行 TXUSERCLK 的频率与 XCLK 不同，但这只会导致缓冲区溢出或缓冲区下溢，从而需要重置发送器。关于去偏移例程需要注意的一点是，它们旨在对齐两个相邻发送器通道的 XCLK，而不是通过单个通道最小化延迟。
我不知道你说的 "jitter latency."
是什么意思