第四个 18 IP 错误
Quartus 18 IP Error
我目前正在尝试使用 Quartus 18.0 IP 目录建议导入 UART RS-232 块来设置此串行接口。
我已经设置了时钟域和输出引脚（使用数据表到 DE0-CV 板）但是当我尝试通过按 "Generate HDL..." 来完成 UART 设置时，我得到这个错误：
错误：rs232_0：输入时钟频率必须在生成时已知。
我如何告诉 Quartus 我的时钟频率，以便它可以无误地生成我的 UART 模块？
您需要为要创建的 UART 组件指定时钟源。
这可以按如下方式完成：
- 在您的 IP 参数编辑器 中进入
Edit > Add...
- 在添加实例 windows 中，在“
Clocks; PLLs and Resets” 下搜索 Clock 和 select“Clock Source”
- 添加时钟并更新默认频率和时钟完成
- 转到 IP 参数编辑器中的
View > Connections
- 勾选方框以将时钟连接在一起
- 生成并完成应该停止给你一个错误。
Qsys (under Tools > Platform Designer) 连接起来可能更简单，或许你也可以看看
我目前正在尝试使用 Quartus 18.0 IP 目录建议导入 UART RS-232 块来设置此串行接口。 我已经设置了时钟域和输出引脚（使用数据表到 DE0-CV 板）但是当我尝试通过按 "Generate HDL..." 来完成 UART 设置时，我得到这个错误：
错误：rs232_0：输入时钟频率必须在生成时已知。
我如何告诉 Quartus 我的时钟频率，以便它可以无误地生成我的 UART 模块？
您需要为要创建的 UART 组件指定时钟源。
这可以按如下方式完成：
- 在您的 IP 参数编辑器 中进入
Edit > Add... - 在添加实例 windows 中，在“
Clocks; PLLs and Resets” 下搜索 - 添加时钟并更新默认频率和时钟完成
- 转到 IP 参数编辑器中的
View > Connections - 勾选方框以将时钟连接在一起
- 生成并完成应该停止给你一个错误。
Clock 和 select“Clock Source”
Qsys (under Tools > Platform Designer) 连接起来可能更简单，或许你也可以看看