在命令行上使用 modelsim 进行分层编译顺序
hierarchical compile order with modelsim on command line
我正在尝试在命令行上使用 modelsim 编译 VHDL 设计。有什么办法可以根据设计层次得到一个自动编译顺序吗？
我在 vcom 的文档中没有找到选项。我发现只有 link 是 this，解决方案是编写暴力脚本。但这是 10 年前的事了，所以也许有什么新鲜事。应该像ghdl.
的选项-i
我在 Linux 上使用 Altera/Intel Modelsim 18.0。
VUnit 是一个开源工具，可以为您做到这一点。我推荐以下阅读
- Installation
- Compilation（你要找的）
免责声明：我是作者之一
我正在尝试在命令行上使用 modelsim 编译 VHDL 设计。有什么办法可以根据设计层次得到一个自动编译顺序吗？
我在 vcom 的文档中没有找到选项。我发现只有 link 是 this，解决方案是编写暴力脚本。但这是 10 年前的事了，所以也许有什么新鲜事。应该像ghdl.
-i
我在 Linux 上使用 Altera/Intel Modelsim 18.0。
VUnit 是一个开源工具，可以为您做到这一点。我推荐以下阅读
- Installation
- Compilation（你要找的）
免责声明：我是作者之一