D 型锁存器原理图和 D 型触发器原理图之间的区别
Difference between D Latch Schematic and D Flip Flop Schematic
我听说锁存器和触发器之间的主要区别在于锁存器是异步的，而触发器是边沿触发的，这是有道理的。但是当我查看他们的 shematic 时，他们看起来几乎一样。
这是我能看懂的一本书上的dlatch的设计
不过这里是我在各种教程中找到的D Flip Flop原理图
正如我所说，它们在我看来几乎相同，是什么导致它们工作不同，原理图有何不同？
很难在文献中找到一致的术语，因为术语 flip-flop 和 latch 的用法随着时间的推移发生了变化。
要考虑的重要方面是如何允许输入更改输出。
如果输入始终允许更改输出，则该设备称为简单透明锁存器（一些作者使用术语电平触发触发器).
如果在保持控制信号（通常表示为 E 但有时会混淆地标记为 CLK 时允许输入更改输出 在特定级别（高或低），该设备称为简单不透明锁存器（一些作者使用术语级别触发时钟翻转-翻牌).
如果允许输入仅在控制信号的上升沿或下降沿（用 CLK 表示）改变输出，则该设备称为 触发器 （一些作者使用术语 边沿触发触发器）。
所以您可能无意中搜索了相同的设备。
从块级的角度来看，D 锁存器和 D 触发器是相同的，但后者的 CLK 信号是 edge-triggered.
必须使用特殊电路来检测边缘（例如 here 或维基百科页面）。
由于这些电路在绘制时通常是 "bulky"，不幸的是，它们经常被省略，导致触发器和锁存器的原理图都是 "same"。
但是请注意，在触发器的符号中，您会在时钟引脚处找到一个小的 "beak" 来表示边沿触发输入。
您张贴的图片都不是人字拖，它们是以不同方式绘制的门控 D 型闩锁。这两个电路是相同的，并且基于 SR 锁存器。
下面是一个纯 SR NOR 锁存器以及状态 table 和符号。
通过添加额外的逻辑，创建了一个 D 型锁存器。
为了了解锁存器和触发器之间的区别，您需要了解它们是什么。
A "latch" 顾名思义是一种对外部反馈没有免疫力的存储元件。简单来说，锁存器是一种反馈电路，具有两个 stable 状态（又名 bistable 多谐振荡器），即“0”和“1”，可用于存储状态信息。锁存器是从组合逻辑门创建的。通常，锁存器是异步电平触发的；但是，有时锁存器需要时钟 (CLK)，在这种情况下，锁存器称为 "synchronous latch"，相当于两张图片中显示的门控 D 型锁存器电路。
A "flip-flop" 根据定义是主从配置中的两级锁存器。与锁存器一样，触发器是具有两个 stable 状态（又名 bistable 多谐振荡器）“0”和“1”的电路，可用于存储信息。触发器是通过将两个锁存器电路组合在一起形成一个更大的触发器电路而创建的。触发器在信号的边缘触发，通常是时钟。
下面是通过组合两个 SR NAND 锁存器电路创建的 D 型触发器的图片。
第一个锁存器称为 "master"，而第二个锁存器称为 "slave." 数据 (D) 在时钟 (C) 的上升沿锁存。
我听说锁存器和触发器之间的主要区别在于锁存器是异步的，而触发器是边沿触发的，这是有道理的。但是当我查看他们的 shematic 时，他们看起来几乎一样。
这是我能看懂的一本书上的dlatch的设计
不过这里是我在各种教程中找到的D Flip Flop原理图
正如我所说，它们在我看来几乎相同，是什么导致它们工作不同，原理图有何不同？
很难在文献中找到一致的术语，因为术语 flip-flop 和 latch 的用法随着时间的推移发生了变化。
要考虑的重要方面是如何允许输入更改输出。
如果输入始终允许更改输出，则该设备称为简单透明锁存器（一些作者使用术语电平触发触发器).
如果在保持控制信号（通常表示为 E 但有时会混淆地标记为 CLK 时允许输入更改输出 在特定级别（高或低），该设备称为简单不透明锁存器（一些作者使用术语级别触发时钟翻转-翻牌).
如果允许输入仅在控制信号的上升沿或下降沿（用 CLK 表示）改变输出，则该设备称为 触发器 （一些作者使用术语 边沿触发触发器）。
所以您可能无意中搜索了相同的设备。
从块级的角度来看，D 锁存器和 D 触发器是相同的，但后者的 CLK 信号是 edge-triggered.
必须使用特殊电路来检测边缘（例如 here 或维基百科页面）。
由于这些电路在绘制时通常是 "bulky"，不幸的是，它们经常被省略，导致触发器和锁存器的原理图都是 "same"。
但是请注意，在触发器的符号中，您会在时钟引脚处找到一个小的 "beak" 来表示边沿触发输入。
您张贴的图片都不是人字拖，它们是以不同方式绘制的门控 D 型闩锁。这两个电路是相同的，并且基于 SR 锁存器。
下面是一个纯 SR NOR 锁存器以及状态 table 和符号。
通过添加额外的逻辑，创建了一个 D 型锁存器。
为了了解锁存器和触发器之间的区别，您需要了解它们是什么。
A "latch" 顾名思义是一种对外部反馈没有免疫力的存储元件。简单来说，锁存器是一种反馈电路，具有两个 stable 状态（又名 bistable 多谐振荡器），即“0”和“1”，可用于存储状态信息。锁存器是从组合逻辑门创建的。通常，锁存器是异步电平触发的；但是，有时锁存器需要时钟 (CLK)，在这种情况下，锁存器称为 "synchronous latch"，相当于两张图片中显示的门控 D 型锁存器电路。
A "flip-flop" 根据定义是主从配置中的两级锁存器。与锁存器一样，触发器是具有两个 stable 状态（又名 bistable 多谐振荡器）“0”和“1”的电路，可用于存储信息。触发器是通过将两个锁存器电路组合在一起形成一个更大的触发器电路而创建的。触发器在信号的边缘触发，通常是时钟。
下面是通过组合两个 SR NAND 锁存器电路创建的 D 型触发器的图片。
第一个锁存器称为 "master"，而第二个锁存器称为 "slave." 数据 (D) 在时钟 (C) 的上升沿锁存。