如何告诉 verilator linter 不验证子模块？

Question

我正在使用 verilator 通过以下命令检查我的设计：

verilator -lint-only -Wall top_design.v

但有些子模块不可用（主要是因为它来自FPGA构造函数的模板）。然后我有这些错误：

%Error: efb.v:39: Cannot find file containing module: VHI
%Error: efb.v:41: Cannot find file containing module: BB
%Error: efb.v:43: Cannot find file containing module: BB
%Error: efb.v:45: Cannot find file containing module: VLO
%Error: efb.v:97: Cannot find file containing module: EFB
%Error: submod.v:163: Cannot find file containing module: OSCH

这些错误消息中提到的所有子模块都是 lattice machxo3 fpga 的模板。

有没有办法让verilator不关心这些模块？

Answer 1

根据官方 verilator forum，唯一的方法是制作 «null module»。

如何告诉 verilator linter 不验证子模块？

How to tell verilator linter to not verify submodule?

verilog

verilator