来自强大的 Verilog 背景时学习 VHDL
Learn VHDL when coming from strong Verilog background
我有很强的 Verilog 和数字设计背景。我现在处于必须快速学习 VHDL 的位置，最好是在几周内。解决这个问题的最佳方法是什么？
如果您有扎实的数字设计基础，您绝对应该阅读 Peter Ashenden 的书 Designer's Guide To VHDL。 VHDL 需要更多的代码来描述一个程序，但它经常捕获 verilog 遗漏的错误，强调明确的语义并且是可移植的，仅举几例。只要熟悉这些概念，您应该很快就能理解它。
看看 Enoch Hwang 的《数字逻辑和微处理器设计与 VHDL》。这是一本非常容易阅读的书，您将很好地学习 VHDL 基础知识。您可以在此处找到一些示例章节 http://faculty.lasierra.edu/~ehwang/digitaldesign/
我有很强的 Verilog 和数字设计背景。我现在处于必须快速学习 VHDL 的位置，最好是在几周内。解决这个问题的最佳方法是什么？
如果您有扎实的数字设计基础，您绝对应该阅读 Peter Ashenden 的书 Designer's Guide To VHDL。 VHDL 需要更多的代码来描述一个程序，但它经常捕获 verilog 遗漏的错误，强调明确的语义并且是可移植的，仅举几例。只要熟悉这些概念，您应该很快就能理解它。
看看 Enoch Hwang 的《数字逻辑和微处理器设计与 VHDL》。这是一本非常容易阅读的书，您将很好地学习 VHDL 基础知识。您可以在此处找到一些示例章节 http://faculty.lasierra.edu/~ehwang/digitaldesign/