我应该如何在 FPGA 上实现 Viola-Jones 算法中的级联分类器？
How should I implement the cascade of classifiers in Viola-Jones algorithm on FPGA?
我正在尝试在 FPGA 上实现 Viola-Jones 算法。我不确定我应该如何处理级联分类器。如何在FPGA上实现？
查看 this paper，似乎正是您要查找的内容。您需要掌握 VHDL 或某种硬件描述语言以及某种分线板，例如他们正在使用的 Altera。
我正在尝试在 FPGA 上实现 Viola-Jones 算法。我不确定我应该如何处理级联分类器。如何在FPGA上实现？
查看 this paper，似乎正是您要查找的内容。您需要掌握 VHDL 或某种硬件描述语言以及某种分线板，例如他们正在使用的 Altera。