1 位 ALU 图的组成部分

Question

我知道 VHDL 中的一个组件是：

A reusable VHDL module which can be declared with in another digital logic circuit using Component declaration of the VHDL Code. This helps to implement hierarchical design at ease.

但是谁能explain/show告诉我应该在下图中的 VHDL 代码中声明哪些组件？

例如，这是正确的吗？ :

architecture Behavioral of ALU1Bit is

component Adder1Bit
port(
carryIn:  IN std_logic;
A: IN std_logic;
B: IN std_logic;

output:  OUT std_logic;
F: OUT std_logic
);
end component;

begin
....
end Behavioral;

Answer 1

例如，如果您初始化构成 1 位加法器的所有更简单的组件，这是正确的。您必须初始化所有 and、or 等组件，初始化所有内部信号并为 in/out.

分配适当的值

编辑以澄清：您声明的 Adder1Bit 必须在其他文件中设计。在您列出的代码中，您只是在重复使用它。在另一个文件中，即 Adder1Bit 的设计文件，您必须初始化所有必要的（更简单的元素，例如 and、or、nor 等），以便 Adder1Bit 正常工作。

1 位 ALU 图的组成部分

The components of a 1-bit ALU diagram

vhdl

alu