为什么与 CISC 相比，较小的 RISC 架构指令集不一定有助于缩短 CPU 时间？
Why is it that the smaller instruction set of RISC architecture's does not necessarily contribute to a lower CPU time when compared to CISC?
最近在 Comp 上遇到了这个 T/F 问题。系统测验：
Consider the CPU time formula:
CPU Time = IC × CPI × (clock cycle time).
If we only compare the first term IC, RISC performs better.
答案是错误的。有人可以解释这是为什么吗？我认为由于 RISC 的指令比 CISC 少，因此 RISC 上的 IC 会更低，从而导致更好的 CPU 时间。
IC 是指令计数。这并不意味着 "how many instructions the CPU implements" 而是 "how many instructions it takes to implement a given algorithm".
由于 RISC 机器中的指令往往比 CISC 机器中的指令更简单，您需要执行更多的指令才能达到您想要的目的。
即，在 RISC 上，IC 更高，因此更差（当然，我们期望更低的 CPI 和周期时间来弥补它）。
最近在 Comp 上遇到了这个 T/F 问题。系统测验：
Consider the CPU time formula:
CPU Time = IC × CPI × (clock cycle time).
If we only compare the first term IC, RISC performs better.
答案是错误的。有人可以解释这是为什么吗？我认为由于 RISC 的指令比 CISC 少，因此 RISC 上的 IC 会更低，从而导致更好的 CPU 时间。
IC 是指令计数。这并不意味着 "how many instructions the CPU implements" 而是 "how many instructions it takes to implement a given algorithm".
由于 RISC 机器中的指令往往比 CISC 机器中的指令更简单，您需要执行更多的指令才能达到您想要的目的。
即，在 RISC 上，IC 更高，因此更差（当然，我们期望更低的 CPI 和周期时间来弥补它）。