具有更多闪存的控制器是否消耗更多能量
Is controller with more flash memory consume more energy
我有这个问题。闪存越多的控制器从类型上消耗的闪存越少的控制器消耗的能量越多，并且其他所有参数都相等。这个问题是理论上的。我会对 RAM 提出同样的要求吗？
通常，更高密度（容量）的存储器是用更小（即 14nm）的工艺制造的，越小，获得的（DC）泄漏电流就越大。这是通过硅泄漏的未使用能量。这也取决于硅芯片的物理尺寸和芯片数量。当堆叠内存管芯时，面积是相加的（直流电源）。因此，堆叠 8 层的较旧的 1MB 闪存管芯比 1 层 8MB 管芯的泄漏电流高得多。
能量消耗较大的是电压*电流*频率（AC）项。这个功耗是DRAM的75%左右，不知道flash的比例是多少，应该差不多。
在增加功率方面通常是空闲、读取、列更改（DRAM）、写入、刷新（DRAM），然后是擦除（Flash）。
最新的记忆在空闲时变得非常有效。所以上述75%目前可能高达85%以上。好久没有计算或测量了，抱歉。
SRAM 仅在每次读取或写入时耗电。其余时间几乎没有。
一些说明：
动态功耗与<data change frequency> x <Capacitance> x <Voltage^2>成正比，这里的C代表Capacitance，不是Current。当您执行 READ/WRITE/ERASE 操作时，这是主导因素。
泄漏功率与面积或logic/SRAM/FLASH成正比。这是logic/SRAM/FLASH空闲时的主导因素。
与片上 SRAM 的通信比片外 FLASH 更节能，因为您在通信中会消耗额外的功率：信号通过焊盘单元驱动，这些单元的工作电压通常是 SRAM 的两到四倍标准逻辑。板载线的电容比片上布线高几个数量级，数据需要多次复制到FLASH接口主从端的内部触发器，以支持通信协议和同步信号。这意味着访问 SRAM 的延迟低于访问 FLASH。
除了更便宜，带闪存的系统也是模块化的——同一个芯片可以用在不同闪存大小的几块板上。
一个 FLASH 块在变得不可用之前可以支持的 write/erase 个周期是有限的。较大的 FLASH 设备可以将 write/erase 操作分布在更大的一组内存块上，从而延长有效寿命和有效大小。
我有这个问题。闪存越多的控制器从类型上消耗的闪存越少的控制器消耗的能量越多，并且其他所有参数都相等。这个问题是理论上的。我会对 RAM 提出同样的要求吗？
通常，更高密度（容量）的存储器是用更小（即 14nm）的工艺制造的，越小，获得的（DC）泄漏电流就越大。这是通过硅泄漏的未使用能量。这也取决于硅芯片的物理尺寸和芯片数量。当堆叠内存管芯时，面积是相加的（直流电源）。因此，堆叠 8 层的较旧的 1MB 闪存管芯比 1 层 8MB 管芯的泄漏电流高得多。
能量消耗较大的是电压*电流*频率（AC）项。这个功耗是DRAM的75%左右，不知道flash的比例是多少，应该差不多。
在增加功率方面通常是空闲、读取、列更改（DRAM）、写入、刷新（DRAM），然后是擦除（Flash）。
最新的记忆在空闲时变得非常有效。所以上述75%目前可能高达85%以上。好久没有计算或测量了，抱歉。
SRAM 仅在每次读取或写入时耗电。其余时间几乎没有。
一些说明：
动态功耗与
<data change frequency> x <Capacitance> x <Voltage^2>成正比，这里的C代表Capacitance，不是Current。当您执行 READ/WRITE/ERASE 操作时，这是主导因素。泄漏功率与面积或logic/SRAM/FLASH成正比。这是logic/SRAM/FLASH空闲时的主导因素。
与片上 SRAM 的通信比片外 FLASH 更节能，因为您在通信中会消耗额外的功率：信号通过焊盘单元驱动，这些单元的工作电压通常是 SRAM 的两到四倍标准逻辑。板载线的电容比片上布线高几个数量级，数据需要多次复制到FLASH接口主从端的内部触发器，以支持通信协议和同步信号。这意味着访问 SRAM 的延迟低于访问 FLASH。
除了更便宜，带闪存的系统也是模块化的——同一个芯片可以用在不同闪存大小的几块板上。
一个 FLASH 块在变得不可用之前可以支持的 write/erase 个周期是有限的。较大的 FLASH 设备可以将 write/erase 操作分布在更大的一组内存块上，从而延长有效寿命和有效大小。