FPGA 软 IP 核：它们通常总是依赖于芯片还是独立于芯片
FPGA soft IP cores : are they in general always chip dependent or independent
FPGA 有软核、硬核和硬核。硬 IP cores/blocks 在芯片上，硬化可能是软 IP 时钟的组合，也可能引用硬 IP 时钟。 （来自课本）
但如果我们只考虑软 IP 核：它们通常独立于特定的 FPGA 芯片、型号、制造商吗？
假设它是在 HDL 和一些针对各种 synthesis/implementation 翻译工具的配置中交付的。不是说只固定在 Xilinx 或 Intel 上。该 HDL 是否足以让 IP 在不同制造商的 FPGA 芯片和架构（或不同结构）上进行综合？ Soft IP 够高吗？
我有点，倾向于认为是的，但我对此不太了解。
我想说的是，它们很可能只会在没有进行重大修改的情况下在设计的平台上运行。您使用的许多内核将来自芯片供应商，并且这些内核总是以某种方式绑定到他们的平台。甚至对于来自第三方的内核，它们也很有可能使用特定于某些芯片或未针对其他芯片进行优化或测试的原语。一些核心也被加密，这将您锁定在某些工具链中并防止您自己修改它。
话虽如此，编写可移植的 HDL 是可能的，并且那里有这样的内核。对于不需要使用特定于芯片的技术进行大量优化的更简单的内核，它会更常见。但总的来说，你不应该指望是这种情况。如果您想在项目中使用某个内核，您应该事先验证它是否专为您的芯片系列设计，或者准备好自己进行移植和调试。
FPGA 有软核、硬核和硬核。硬 IP cores/blocks 在芯片上，硬化可能是软 IP 时钟的组合，也可能引用硬 IP 时钟。 （来自课本）
但如果我们只考虑软 IP 核：它们通常独立于特定的 FPGA 芯片、型号、制造商吗？
假设它是在 HDL 和一些针对各种 synthesis/implementation 翻译工具的配置中交付的。不是说只固定在 Xilinx 或 Intel 上。该 HDL 是否足以让 IP 在不同制造商的 FPGA 芯片和架构（或不同结构）上进行综合？ Soft IP 够高吗？
我有点，倾向于认为是的，但我对此不太了解。
我想说的是，它们很可能只会在没有进行重大修改的情况下在设计的平台上运行。您使用的许多内核将来自芯片供应商，并且这些内核总是以某种方式绑定到他们的平台。甚至对于来自第三方的内核，它们也很有可能使用特定于某些芯片或未针对其他芯片进行优化或测试的原语。一些核心也被加密，这将您锁定在某些工具链中并防止您自己修改它。
话虽如此，编写可移植的 HDL 是可能的，并且那里有这样的内核。对于不需要使用特定于芯片的技术进行大量优化的更简单的内核，它会更常见。但总的来说，你不应该指望是这种情况。如果您想在项目中使用某个内核，您应该事先验证它是否专为您的芯片系列设计，或者准备好自己进行移植和调试。