在并行 CPU 架构中，分布式内存架构中的 CPU 如何相互通信？
In parallel CPU architecture, how do CPU's in a distributed memory architecture communicate with each other?
当我们谈论共享内存 CPU 架构时，如果 CPU 想要相互通信，那么他们必须寻找一个 "variable" 他们share - 在共享内存中。但是如果我们改用分布式内存呢？ CPU 之间如何交流（如果有的话）？
PS - 这里的处理类型是并行的。
Q : "How do the CPU's ( In parallel CPU architecture ) communicate with each other, if at all?"
让我举一个这样的聪明例子 - EpiphanyTM 架构，由 Andreas Olofsson 和他的 Adapteva 团队设计。
这些智能多核并行 RISC CPU 使用 NoC 硬件实现的 2D 网状网络进行系统内、节点间硬件交互（名为 eMesh TM)，由三层专业化网络组成[ cMesh | xMesh | rMesh ]，并使用系统间 eLINKTM 扩大覆盖范围 与其他非本地系统通信的网络。
这表明智能并行架构如何促进最先进的解决方案。非常尊重 Andreas Olofsson 和他的团队。
仅供参考 - 在 InMOS（英国，布里斯托尔）的先驱们首次推出具有（猜猜是什么，类似的）并行网络的 Transputer 架构之后 配备了还添加了最紧密的并行语言 occam，这有助于生成主要适合 Transputer in-silicon 属性的硬并行软件，但恕我直言直到这些年，最生产率 支持实时系统控制的并行系统语言，用于设计此类智能且要求苛刻的并行控制系统，作为 ESA Giotto 卫星和许多其他卫星。
PS :
关于如何直接从硅片级进行 [PARALLEL] 计算的很酷的一课，不是吗？ - 向 InMOS / occam 人致敬。
当我们谈论共享内存 CPU 架构时，如果 CPU 想要相互通信，那么他们必须寻找一个 "variable" 他们share - 在共享内存中。但是如果我们改用分布式内存呢？ CPU 之间如何交流（如果有的话）？
PS - 这里的处理类型是并行的。
Q : "How do the CPU's ( In parallel CPU architecture ) communicate with each other, if at all?"
让我举一个这样的聪明例子 - EpiphanyTM 架构，由 Andreas Olofsson 和他的 Adapteva 团队设计。
这些智能多核并行 RISC CPU 使用 NoC 硬件实现的 2D 网状网络进行系统内、节点间硬件交互（名为 eMesh TM)，由三层专业化网络组成[ cMesh | xMesh | rMesh ]，并使用系统间 eLINKTM 扩大覆盖范围 与其他非本地系统通信的网络。
这表明智能并行架构如何促进最先进的解决方案。非常尊重 Andreas Olofsson 和他的团队。
仅供参考 - 在 InMOS（英国，布里斯托尔）的先驱们首次推出具有（猜猜是什么，类似的）并行网络的 Transputer 架构之后 配备了还添加了最紧密的并行语言 occam，这有助于生成主要适合 Transputer in-silicon 属性的硬并行软件，但恕我直言直到这些年，最生产率 支持实时系统控制的并行系统语言，用于设计此类智能且要求苛刻的并行控制系统，作为 ESA Giotto 卫星和许多其他卫星。
PS :
关于如何直接从硅片级进行 [PARALLEL] 计算的很酷的一课，不是吗？ - 向 InMOS / occam 人致敬。