通过 FPGA 和 1/0 引脚连接 Parallela 板堆栈和 rPI
Connect stack of Parallela boards and a rPI via FPGA and 1/0 pins
我想连接我的 Pi 和 Parallella，使 Pi 负责 GPU 端，Parallella 堆栈由第三个 Parallella 控制
我认为最好的方法是通过 FPGA。这是可行的好方法吗？
还有我应该使用什么结构，我应该如何开始实施它？
我对VHDL和Verilog知之甚少，不想使用付费软件。
我渴望学习并且有很多时间去做，虽然没有 "simple but bad solutions"。
完成后我会在 Git 上传项目
解决方案取决于带宽和延迟要求。 FPGA 提供最大带宽和最低延迟是对的。然而，你真的需要这么好的性能吗？也许 USB 或以太网连接就足够了。
对于FPGA方案，将secondary pi和parallela看做是primary pi的两个外设，给它们分配不同的地址空间。三个设备之间的通信基于主 pi 发起的轮询。 FPGA 应该将 data/address 总线上的信号传递给具有兼容 I/O 时序的两个外设。外围设备将 FPGA 视为 RAM，应该尽最大努力收听任何 data/controls。如果外围设备无法实时响应，FPGA 应缓冲 data/control 信号。
总的来说，这是一项非常艰巨的工作。如果 FPGA 解决方案有效，我想查看源代码。
我想连接我的 Pi 和 Parallella，使 Pi 负责 GPU 端，Parallella 堆栈由第三个 Parallella 控制
我认为最好的方法是通过 FPGA。这是可行的好方法吗？
还有我应该使用什么结构，我应该如何开始实施它？
我对VHDL和Verilog知之甚少，不想使用付费软件。
我渴望学习并且有很多时间去做，虽然没有 "simple but bad solutions"。
完成后我会在 Git 上传项目
解决方案取决于带宽和延迟要求。 FPGA 提供最大带宽和最低延迟是对的。然而，你真的需要这么好的性能吗？也许 USB 或以太网连接就足够了。
对于FPGA方案，将secondary pi和parallela看做是primary pi的两个外设，给它们分配不同的地址空间。三个设备之间的通信基于主 pi 发起的轮询。 FPGA 应该将 data/address 总线上的信号传递给具有兼容 I/O 时序的两个外设。外围设备将 FPGA 视为 RAM，应该尽最大努力收听任何 data/controls。如果外围设备无法实时响应，FPGA 应缓冲 data/control 信号。
总的来说，这是一项非常艰巨的工作。如果 FPGA 解决方案有效，我想查看源代码。