VHDL过程中的信号分配

Question

我对进程中的信号分配有疑问：每个信号的生命周期有多长？

假设我有这个过程：

process(T)
begin
    if T(0) = '1' then
        x<='1';
    elsif T(1) = '1' then
        y<='0';
    end if;
end process ;

并且T在每个周期递增。信号 X 会在进程的第二个运行中保持“1”吗？

Answer 1

一个信号保持它的值直到它被分配另一个值。鉴于您的代码仅将 '1' 分配给 x 并将 '0' 分配给 y，它们将在第一次分配后永远保留这些值。

Signal assignment in VHDL process