NAND 门在此 HDL 中无法正常工作?
NAND gate not working properly in this HDL?
每当我输入 a = 1 和 b = 1 时,我仍然得到 0,我的 aAndNotb 内部引脚显示 1,但是如果我删除非门,我得到一个正常运行的与非门,这是怎么回事?
/**
* And gate:
* out = 1 if (a == 1 and b == 1)
* 0 otherwise
*/
CHIP And {
IN a, b;
OUT out;
PARTS:
// Put your code here:
Nand(a=a, b=b, out=aAndNotb);
Not(in=aAndNotb, out=out);
}
鉴于您描述的症状,问题似乎出在您的非门上。也许那个组件没有正确实现?
您可以通过直接使用与非门实现非门来对此进行测试,如果您实现了非门,您就已经知道该怎么做了。
如果可行,则问题出在非门实现上。如果不是,那么问题出在门的布线上(但我觉得它们没问题)。
每当我输入 a = 1 和 b = 1 时,我仍然得到 0,我的 aAndNotb 内部引脚显示 1,但是如果我删除非门,我得到一个正常运行的与非门,这是怎么回事?
/**
* And gate:
* out = 1 if (a == 1 and b == 1)
* 0 otherwise
*/
CHIP And {
IN a, b;
OUT out;
PARTS:
// Put your code here:
Nand(a=a, b=b, out=aAndNotb);
Not(in=aAndNotb, out=out);
}
鉴于您描述的症状,问题似乎出在您的非门上。也许那个组件没有正确实现?
您可以通过直接使用与非门实现非门来对此进行测试,如果您实现了非门,您就已经知道该怎么做了。
如果可行,则问题出在非门实现上。如果不是,那么问题出在门的布线上(但我觉得它们没问题)。