使用Altera Cyclone FPGA的quartus中的低逻辑电平打开LED和高逻辑电平关闭LED

Question

我有一块带有EP4CE6E22C8 FPGA的开发板。我在 Quartus Prime 中有以下 verilog 代码：

module Test(out);

output [7:0] out;
assign out = 8'b00111100;

endmodule

引脚规划器已按照原理图指向进行配置。问题是 0 打开 LED 和 1 关闭 LED。我认为这是一种奇怪的行为，因为典型的行为是 1=on 和 0=off。

有人知道是否有任何选项（在 pin planner、quartus prime 或其他软件中）可以改变这种行为？

谢谢。

Answer 1

该行为取决于电路板以及 LED 与 PIN 的连接方式。在外部，需要低电压才能激活 LED。

您可以通过抽象来更改行为，这总是有用的。

module Test(out);

output [7:0] out;
wire   [7:0] my_led;

// The application layer
assign my_led = 8'b11000011;  // All inverted from the original

// The hardware abstraction layer
assign out = ~my_led;  // Bitwise invert make the polarity as you desire.
endmodule

使用Altera Cyclone FPGA的quartus中的低逻辑电平打开LED和高逻辑电平关闭LED

A low logic level turn on LEDs and high logic level turn off LEDs in quartus with Altera Cyclone FPGA

fpga

intel-fpga

quartus