如何测试 3 位总线的第一位是否设置为 1 - verilog
How to test if a 3-bit bus has the first bit set on 1 - verilog
我想知道如何检查 3 位总线是否将 msb 设置为 1，即 1xx。
当我检查 bus==3'b1xx 时，似乎什么也没发生。
你写的表达式的结果只能是 (1'b0) 或 (1'bx)，对于 if 语句分支，它们都被认为是假的。
假设您将总线声明为 wire [2:0] bus; 您可以使用 bus[2] == 1'b1
检查它
现在在 SystemVerilog 中，您可以使用 bus ==? 3'b1xx 进行通配符匹配，将 RHS X 视为无关紧要。 LHS 上的 X 与 ==.
相同
我想知道如何检查 3 位总线是否将 msb 设置为 1，即 1xx。 当我检查 bus==3'b1xx 时，似乎什么也没发生。
你写的表达式的结果只能是 (1'b0) 或 (1'bx)，对于 if 语句分支，它们都被认为是假的。
假设您将总线声明为 wire [2:0] bus; 您可以使用 bus[2] == 1'b1
现在在 SystemVerilog 中，您可以使用 bus ==? 3'b1xx 进行通配符匹配，将 RHS X 视为无关紧要。 LHS 上的 X 与 ==.