用于特定全连接 nn 或 CNN 的 ASIC 设计
ASIC design for a specific Fully-connected nn or for a CNN
我的问题是：
例如：我有一个训练有素的 FCC，我想在硬件 (ASIC) 上实现它。我想问一下如何在 verilog 中利用训练模型的权重和偏差？
我应该制作 RAM 然后将值存储在其中，还是可以使用任何其他方式？
我需要这个值（权重和偏差）将它们传播到 MAC 个单位。
权重和偏差需要转换成特定的数字格式（比如Fixed Point），然后存储在RAM中。
然后应获取值并将其提供给 MAC 个单元。
我的问题是：
例如：我有一个训练有素的 FCC，我想在硬件 (ASIC) 上实现它。我想问一下如何在 verilog 中利用训练模型的权重和偏差？
我应该制作 RAM 然后将值存储在其中，还是可以使用任何其他方式？
我需要这个值（权重和偏差）将它们传播到 MAC 个单位。
权重和偏差需要转换成特定的数字格式（比如Fixed Point），然后存储在RAM中。
然后应获取值并将其提供给 MAC 个单元。