"logical root block and symbol is not supported in target" ISE 设计套件 14.7 中的错误
"logical root block and symbol is not supported in target" error in ISE Design Suite 14.7
我完全是 ISE Design Suite 14.7 的菜鸟，我什么都不知道。
我正在尝试制作一个 SR 锁存器（我知道 ISE 中有一个 SR 锁存器，但我想自己创建它来练习）。
SR 闩锁本身工作正常，但我从 Top_Module 收到错误消息。
这是 SR 锁存器的代码：
以及顶层模块代码和我想实现时的错误：
当我将顶层模块更改为 SRlatch.v 而不是 topmodule.v 时，它工作正常。
我应该怎么办？
请不要说我必须搜索 google 因为我什么都不懂。
我解决了这个问题。我写的东西很简陋，也没有很好地连接起来，无法实现。
但是我想通过使用 ModelSim 来查看结果并且它很好并编译了它。
我完全是 ISE Design Suite 14.7 的菜鸟，我什么都不知道。 我正在尝试制作一个 SR 锁存器（我知道 ISE 中有一个 SR 锁存器，但我想自己创建它来练习）。 SR 闩锁本身工作正常，但我从 Top_Module 收到错误消息。 这是 SR 锁存器的代码：
以及顶层模块代码和我想实现时的错误：
当我将顶层模块更改为 SRlatch.v 而不是 topmodule.v 时，它工作正常。 我应该怎么办？ 请不要说我必须搜索 google 因为我什么都不懂。
我解决了这个问题。我写的东西很简陋，也没有很好地连接起来，无法实现。 但是我想通过使用 ModelSim 来查看结果并且它很好并编译了它。