Error: (E107) bind interface to port failed: type mismatch on port 4 of module `simple_instance.data_in_reg'
Error: (E107) bind interface to port failed: type mismatch on port 4 of module `simple_instance.data_in_reg'
我想在 register_out 中读取总线并在 register_in 中写入总线,但我在 register_in
的端口 4 上遇到类型不匹配错误
Register.hpp 文件
#pragma once
#include<systemc.h>
#include"bus.hpp"
class Register:public sc_module{
private:
sc_port<sc_signal_in_if<sc_logic>> clk,rst,lden;
sc_port<sc_signal_in_if<sc_lv<8>>> in_load;
sc_port<sc_signal_write_if<sc_lv<8>>> out;
public:
SC_CTOR(Register){
SC_METHOD(eval);
sensitive<<clk<<rst;
}
void eval(){
if(rst->read()=='1')
out->write(0);
else if(clk->event() && clk->read()=='1')
out->write(in_load->read());
}
};
test_module头文件
#pragma once
#include<systemc.h>
#include"Register.hpp"
class test_module:public sc_module{
sc_port<sc_signal_in_if<sc_logic>> clk,rst,lden_in,lden_out;
sc_port<sc_signal_in_if<sc_lv<8>>> data_in;
sc_port<sc_signal_write_if<sc_lv<8>>> data_out;
sc_port<sc_signal_inout_if<sc_lv<8>>> bus;
public:
Register *data_in_reg,*data_out_reg;
SC_CTOR(test_module){
data_in_reg=new Register("data_in_reg");
(*data_in_reg)(clk,rst,lden_in,data_in,bus); // ERROR
data_out_reg=new Register("data_out_reg");
(*data_out_reg)(clk,rst,lden_out,bus,data_out);
}
};
我将 sc_port 替换为 sc_in 和 sc_port 到 sc_out 转乘巴士到 sc_inout 成功了。
但我有疑问为什么这种方式有效但是通过使用 sc_port 和接口我得到了不匹配错误
我想在 register_out 中读取总线并在 register_in 中写入总线,但我在 register_in
的端口 4 上遇到类型不匹配错误Register.hpp 文件
#pragma once
#include<systemc.h>
#include"bus.hpp"
class Register:public sc_module{
private:
sc_port<sc_signal_in_if<sc_logic>> clk,rst,lden;
sc_port<sc_signal_in_if<sc_lv<8>>> in_load;
sc_port<sc_signal_write_if<sc_lv<8>>> out;
public:
SC_CTOR(Register){
SC_METHOD(eval);
sensitive<<clk<<rst;
}
void eval(){
if(rst->read()=='1')
out->write(0);
else if(clk->event() && clk->read()=='1')
out->write(in_load->read());
}
};
test_module头文件
#pragma once
#include<systemc.h>
#include"Register.hpp"
class test_module:public sc_module{
sc_port<sc_signal_in_if<sc_logic>> clk,rst,lden_in,lden_out;
sc_port<sc_signal_in_if<sc_lv<8>>> data_in;
sc_port<sc_signal_write_if<sc_lv<8>>> data_out;
sc_port<sc_signal_inout_if<sc_lv<8>>> bus;
public:
Register *data_in_reg,*data_out_reg;
SC_CTOR(test_module){
data_in_reg=new Register("data_in_reg");
(*data_in_reg)(clk,rst,lden_in,data_in,bus); // ERROR
data_out_reg=new Register("data_out_reg");
(*data_out_reg)(clk,rst,lden_out,bus,data_out);
}
};
我将 sc_port