无法在 Verilog 中打开文件

Unable to open a file in Verilog

我用 Verilog 编写了以下代码来打开一个文件:

initial begin
clk=0;  i=0;done=0;
data = $fopen(":P\Desktop\image.txt", "r");
if (data== `NULL) begin
    $display("data_file handle was NULL");
    $finish;
end
final = $fopen(".txt","w");
end

我已经指定了文件位置,但是 returns 出现错误:

WARNING: file PDesktopimage.txt could not opened

任何帮助我如何解决这个问题?

当我运行你的代码时,我收到这条消息:

Open failed on file ":PDesktopimage.txt". No such file or directory

与您的邮件一样,它没有作为目录分隔符的反斜杠字符。但是,我的消息确实有前导冒号 (:)。

为了获得反斜杠,我使用 \:

对反斜杠进行了转义
initial data = $fopen(":P\Desktop\image.txt", "r");

在您 运行 模拟之前将要打开的文件放入当前工作目录,然后只打开不带路径的文件名:

是避免此类问题的好习惯
initial data = $fopen("image.txt", "r");

使用脚本管理文件和运行模拟是很常见的。