如何从 Nexys Video A7 FPGA 下载程序？
How do you download a program off of a Nexys Video A7 FPGA?
我是 FPGA 世界的新手，除了使用 Altera 培训板的本科课程，但我最近被分配到使用 Xilinx Nexys Video A7 FPGA 进行一些工作。由于这个项目涉及更新固件，我的第一个任务是下载当前在 FPGA 上的现有程序。但是，我在网上找不到任何描述如何这样做的内容。
甚至可以将 FPGA 的行为提取到 VHDL 程序中，还是它只能以一种方式进行？我发现很难概念化将硬件变回 HDL，除非 HDL 本身在上传时存储在板上的某个地方。
同样，我对 FPGA 世界还很陌生，如果这是一个愚蠢的问题，我深表歉意。感谢您的帮助。
从比特流（用于配置 FPGA 的二进制文件的名称）逆向工程 HDL 是一项极其困难的任务，甚至可能是不可能完成的任务。
您可能会提取一个网表（单元级的电路原理图），它基本上会告诉您所有逻辑元件是如何在 FPGA 上连接的。从那里您需要重建实际的硬件，这非常困难（请参阅 this paper，其中介绍了硬件逆向工程所需的步骤及其复杂性）。
在你的情况下，如果你当前的比特流是在公司内部生成的，如果源不再可用，至少应该有一些文档。
如果是购买的设计，我会尝试获取原始设计并从那里开始工作。
否则，你就不走运了，需要re-create一个新的设计。
我是 FPGA 世界的新手，除了使用 Altera 培训板的本科课程，但我最近被分配到使用 Xilinx Nexys Video A7 FPGA 进行一些工作。由于这个项目涉及更新固件，我的第一个任务是下载当前在 FPGA 上的现有程序。但是，我在网上找不到任何描述如何这样做的内容。
甚至可以将 FPGA 的行为提取到 VHDL 程序中，还是它只能以一种方式进行？我发现很难概念化将硬件变回 HDL，除非 HDL 本身在上传时存储在板上的某个地方。
同样，我对 FPGA 世界还很陌生，如果这是一个愚蠢的问题，我深表歉意。感谢您的帮助。
从比特流（用于配置 FPGA 的二进制文件的名称）逆向工程 HDL 是一项极其困难的任务，甚至可能是不可能完成的任务。
您可能会提取一个网表（单元级的电路原理图），它基本上会告诉您所有逻辑元件是如何在 FPGA 上连接的。从那里您需要重建实际的硬件，这非常困难（请参阅 this paper，其中介绍了硬件逆向工程所需的步骤及其复杂性）。
在你的情况下，如果你当前的比特流是在公司内部生成的，如果源不再可用，至少应该有一些文档。
如果是购买的设计，我会尝试获取原始设计并从那里开始工作。
否则，你就不走运了，需要re-create一个新的设计。