仅将值分配给向量模块输出中的一位

Assign value to only one bit in a vector module output

我有以下代码，但出现错误。我试图只使用输入 A、B 和输出 Y 中四行中的一位。明确地说，我不想使用 AND 运算符，我想使用我制作的 AND 模块.

AND_Gate_Quad_SN74AHCT08N and0(.A({3'bzzz,clk_disable}), .B({3'bzzz,clk}), .Y({3'bzzz,clk_buffer}));

完成此任务的好方法是什么？

输出端口不能连接到数字常量。

我至少能想到三个选项

  1. 进行简单连接并接受端口大小不匹配警告.y(clk_buffer)
  2. 声明为 4 位 wire [3:0] clk_buffer 并且仅使用 clk_buffer[0].
  3. 创建 3 位 dummy_wire 并使用连接 .y({dummy_wire,clk_buffer})。