AXI 总线上的自定义 IP
Custom IP over an AXI bus
我有一块 Xilinx Zybo 开发板。我按照说明 here 并在 AXI 总线上创建了一个自定义乘法器。网站上显示的乘法器处理一个输入并生成一个输出。我如何修改它，使其可以像管道一样处理流输入。有什么提示吗？
在教程中，在 "Create the custom IP" 的第 5 步，select AXI Stream 接口而不是 AXI Lite。然后修改 HDL 源以获得流接口的正确信号（主要是 VALID、READY 和 DATA）。然后按照其余步骤在 Vivado 中将 IP 添加到您的设计中。
请注意，您必须创建 2 个流接口，一个用于输入，一个用于输出。与可以 read/write 单个寄存器的 AXI Lite 不同，Stream 是一种单向数据流。
编辑：这没有解决您从 SW 端 test/stim 的方式。该示例仅适用于 AXI Lite 接口。您需要自定义驱动程序才能使用 Streaming IF(s)
我有一块 Xilinx Zybo 开发板。我按照说明 here 并在 AXI 总线上创建了一个自定义乘法器。网站上显示的乘法器处理一个输入并生成一个输出。我如何修改它，使其可以像管道一样处理流输入。有什么提示吗？
在教程中，在 "Create the custom IP" 的第 5 步，select AXI Stream 接口而不是 AXI Lite。然后修改 HDL 源以获得流接口的正确信号（主要是 VALID、READY 和 DATA）。然后按照其余步骤在 Vivado 中将 IP 添加到您的设计中。
请注意，您必须创建 2 个流接口，一个用于输入，一个用于输出。与可以 read/write 单个寄存器的 AXI Lite 不同，Stream 是一种单向数据流。
编辑：这没有解决您从 SW 端 test/stim 的方式。该示例仅适用于 AXI Lite 接口。您需要自定义驱动程序才能使用 Streaming IF(s)