chisel
-
单独编译模块和链接
-
如何遍历 Chisel 中的相似寄存器定义（regmap）
-
测试 DSPComplex ROM
-
如何使用 Chisel3 中的实验性功能？
-
在 Chisel 中构建 DspComplex ROM
-
Chisel testbenches：独立控制多个端口
-
如何在凿子中打印 printf 或 println UInt？
-
如何在 Chisel 中生成带有参数化模块的 Verilog 代码？
-
如何破译从凿子生成的 Verilog 中的注释？
-
如何从训练营示例中导入 getVerilog() 函数？
-
rocketcore 中的 "wxd" 是什么？
-
如何在 Chisel 中做出断言只是警告而不是停止模拟
-
Firrtl 用大输入耗尽堆内存
-
创建火箭芯片配置时，(site, here, up) 参数是什么意思？
-
:*= 和 :=* 运算符的含义是什么？
-
如何在火箭核心中配置xLen？
-
通过解析文件为包的元素赋值
-
RegEnable 向量
-
与经典的硬件描述语言相比，Chisel 有哪些优势？
-
使用 Chisel3 BlackBox 时的类型不匹配错误