合成的结果是什么？

Question

我正在尝试按如下方式实现门控。但是我不确定它是如何合成到gate的？

案例 1

wire [3:0] A, B, C, D;  
always @(posedge CLK)
    begin
        C=B;
        B=A;
        A=D;
    end

案例 2

wire [3:0] A, B, C, D;
always @(posedge CLK)
    begin
        A=D;
        C=B;
        B=A;
     end

还有。

案例 3

wire [3:0] A, B, C, D;
always @(posedge CLK)
    begin
C<=B;
B<=A;
A<=D;
    end

案例 4

wire [3:0] A, B, C, D;
always @(posedge CLK)
    begin
A<=D;
C<=B;
B<=A;
    end

有谁知道怎么合成到门？你能举例说明这个吗？

Answer 1

None 这些例子应该编译，变量应该是类型 reg:

D需要声明其生成方式。

reg [3:0] A, B, C;
always @(posedge CLK) begin
  A<=D;
  C<=B;
  B<=A;
end

此处A、C、B将合成为触发器。 A、C 和 B 的顺序无关紧要。他们描述了并行硬件。

What is the result of synthesis?