vlsi
-
UVM 中的记分牌
-
Systemverilog DPI 中的实际参数和形式参数有什么区别？
-
延迟计数器不递增？有限状态机
-
连续时钟周期中变量的异或
-
verilog 中的移位寄存器
-
SystemVerilog Generate 是否支持延迟？
-
为什么vivado 2017.4在这里显示错误？
-
由于 z，我无法编译此 VHDL 代码，但我不知道为什么以及如何修复它
-
如何在系统 verilog 中驱动来自 2 个源的信号
-
对于 VLSI 的触发器时序图，我应该参考哪本书（对于下面给出的此类问题）？
-
ERROR: 'Checker 'xor_module_b' not found. Instantiation 'x0_1' must be of a visible checker.'?
-
Python 中的收缩阵列模拟
-
在 VLSI 中编译 VHDL 时出错
-
OSX 上来自 Electric 的 Spice 模拟
-
VHDL 计数器返回 'X'，未知值
-
SystemVerilog 中的前置区域
-
AXI4 延迟交易
-
vhdl 中的 index(9) 和 index(9 downto 9) 有什么区别？
-
系统verilog中带通配符的关联数组
-
具有振荡 1（1000、0100、0010、0001、0010、0100）的计数器的电路是什么？