如何在 SystemVerilog 中重载运算符

Question

有人有在 SystemVerilog 中重载运算符的工作示例吗？我阅读了规范并尝试使用 Questasim 10.3 "bind"。但是没有运气。

Answer 1

我认为没有任何工具支持这种构造。