system-verilog
-
在 verilog 中的模块调用中不允许并发分配给非网络端口
-
ERROR: [VRFC 10-1145] non-net port d_x cannot be of mode inout error in verilog
-
在生成块中定义类型并在外部使用它
-
无法驱动时钟块输入信号
-
使用 SystemVerilog 中的二维数组实例化 VHDL 实体
-
检测同步信号的姿势[不使用@posedge 信号]
-
systemverilog 中的复杂数据类型（队列哈希）
-
$urandom_range()生成的随机数是否为'cyclical random'？
-
我用 Verilog 编写了这段代码，没有错误消息，但它不起作用
-
如何在 MSB 对齐的情况下自动扩展数据？
-
获取 SystemVerilog 宏范围的大小
-
如何反转一些打包数组
-
如何覆盖本地参数？ -GPARAM=VAL 不工作
-
从寄存器文件（解压缩数组）中检索数据
-
UVM 测试结束机制
-
两个逻辑信号相加的结果中出现意外的 X
-
Why am I getting the error : part select cannot be applied to scalar in my testbench?
-
流媒体运营商解包是如何工作的？
-
在 Verilog 中定义 void 函数？
-
在 always_ff @ 中交换 2 个参数