将 64 字 (clk/8) 转换为 8x8 字 (clk)（数字设计 - Verilog）
Converting 64 word (clk/8) to 8x8 word (clk) (Digital Design - Verilog)
我需要在我的 PS 和 Zynq 芯片上的 PL 之间建立某种接口。我需要一个块，它将接受 64 位长字（在每个 clk/8 处）并在输出端（在每个 clk 上）发送 8 x 8 位字。所以基本上我需要将 64 位字分成 8 x 8 位字。如果您有如何做的建议，请分享。
提前谢谢你，
时钟准备好后注册64位数据。然后对接下来的 7 个周期执行 left/right 移位 8 位（取决于您的字节序要求）。你的 8 MSBs/LSBs 将分别是你的输出数据。
我需要在我的 PS 和 Zynq 芯片上的 PL 之间建立某种接口。我需要一个块，它将接受 64 位长字（在每个 clk/8 处）并在输出端（在每个 clk 上）发送 8 x 8 位字。所以基本上我需要将 64 位字分成 8 x 8 位字。如果您有如何做的建议，请分享。
提前谢谢你，
时钟准备好后注册64位数据。然后对接下来的 7 个周期执行 left/right 移位 8 位（取决于您的字节序要求）。你的 8 MSBs/LSBs 将分别是你的输出数据。