任何逻辑门的最大输入数是多少？
What is the maximum number of inputs for any logic gate?
在我们使用的参考资料中，我通常会看到 2 或 3 输入逻辑门。四输入门偶尔会出现。但是，逻辑门理论上可以拥有的输入数量是否有一定的限制？我假设在实际实践中存在某种限制，因为随着输入数量的增加复杂性增加。但只是假设，我们是否限制为 4（因为这是迄今为止我在文本中看到的最大值）？谢谢。
由于电气限制，门输入的最大数量受到限制。这取决于所使用的技术。
例如：
具有三个输入的 CMOS NAND 具有三个串联连接的晶体管
输入越多，NAND输出从高到低的阻力越大
实际电路设计力求使元件数量、开关延迟或硅芯片面积最小化。
对于大量输入，门通常由几个较小的门组成。
示例：
AND5 实现为 NAND3 + NAND2 + NOR2
在理想化的物理世界中，在纯逻辑或布尔代数中，AND/NAND 门或 OR/NOR 门的输入数量没有限制，就像对可以应用布尔 AND 或 OR 函数的变量数量没有限制。
没有为非 2 个输入的异或门定义输出值，也没有为非 1 个输入的 inverter/negator 定义输出值。
在我们使用的参考资料中，我通常会看到 2 或 3 输入逻辑门。四输入门偶尔会出现。但是，逻辑门理论上可以拥有的输入数量是否有一定的限制？我假设在实际实践中存在某种限制，因为随着输入数量的增加复杂性增加。但只是假设，我们是否限制为 4（因为这是迄今为止我在文本中看到的最大值）？谢谢。
由于电气限制，门输入的最大数量受到限制。这取决于所使用的技术。
例如：
具有三个输入的 CMOS NAND 具有三个串联连接的晶体管
输入越多，NAND输出从高到低的阻力越大
实际电路设计力求使元件数量、开关延迟或硅芯片面积最小化。
对于大量输入，门通常由几个较小的门组成。
示例：
AND5 实现为 NAND3 + NAND2 + NOR2
在理想化的物理世界中，在纯逻辑或布尔代数中，AND/NAND 门或 OR/NOR 门的输入数量没有限制，就像对可以应用布尔 AND 或 OR 函数的变量数量没有限制。
没有为非 2 个输入的异或门定义输出值，也没有为非 1 个输入的 inverter/negator 定义输出值。