有没有办法忽略 HDL 代码中的组合循环错误?

Is there a way to ignore combinational loop error in HDL code?

我正在尝试正式验证一个非常大的项目代码中的一个小模块。我已经对设计进行了分析和阐述。我无法验证小模块,因为该工具给我一个 "Found Combinational Loop" 错误。

我很确定这个小模块不会受到这个循环错误的影响。所以我想避免出现这个错误。有可能吗?

谢谢!

不知道你用的是什么工具,在JasperGold正式工具中,你可以使用下面的命令设置来打破组合循环。

stopat u_DUT.signal_a

只需将它放在您的 tcl 文件中 prove -all 之前(如果您使用 tcl 文件来 运行 您的工具)。

查看 JapserGold 手册中的 stopat 命令以获取有关您案例的更多信息,看看是否可以轻松打破梳状循环。