检查电路是否有错误
Checking a circuit for errors
这可能是一个非常简单但有点长的问题,我将不胜感激所有帮助!
这是我们拥有的:FPGA 卡(准确地说是 Spartan-3e)- 8 个开关、8 个 LED 和一个非常简单的 Verilog 代码:
module Lab1_1(
input [7:0] sw,
output [7:0] ld
);
assign ld = sw;
endmodule
这将开关连接到 LED,因此当 sw[0] 为 1 时,ld[0] 也为 1(或至少打算这样做),等等。
对此的练习(缩写并翻译成英文):
“我们假设 PCB 中存在以下类型的错误:
- 信号没有传输(导体被撕裂)
- 信号停留在 0 或 1
- 任何两个或更多相邻信号短路(非相邻信号不可能!)
对于这些类型的错误,我们需要多少种测试向量才能确保检查全面? (我们最多有256个测试向量,这似乎有点多了。)"
如果能帮助我理解问题或解决问题的方式,我将不胜感激! :)
the signal is not transmitted (the conductor is torn)
所有信号都必须在 0 和 1 状态下执行。
the signal is stuck at 0 or 1
1 -> 0 -> 1
或 0 -> 1 -> 0
必须对所有位执行转换
any two or more neighboring signals get into short-circuit (not possible with non-neighboring!)
你知道在FPGA上布线后哪些网络可能是相邻的吗?在这种情况下:所有相邻信号必须在互补的 0 -> 1 -> 0
和 1 -> 0 -> 1
状态下执行。 IE。 'hAA -> 'h55 -> 'hAA
短路检查还要求您在测试期间监控电流消耗。
但请注意,我认为不能保证 RTL 中相邻的位在路由的 FPGA 中也是相邻的。
这可能是一个非常简单但有点长的问题,我将不胜感激所有帮助!
这是我们拥有的:FPGA 卡(准确地说是 Spartan-3e)- 8 个开关、8 个 LED 和一个非常简单的 Verilog 代码:
module Lab1_1(
input [7:0] sw,
output [7:0] ld
);
assign ld = sw;
endmodule
这将开关连接到 LED,因此当 sw[0] 为 1 时,ld[0] 也为 1(或至少打算这样做),等等。
对此的练习(缩写并翻译成英文):
“我们假设 PCB 中存在以下类型的错误:
- 信号没有传输(导体被撕裂)
- 信号停留在 0 或 1
- 任何两个或更多相邻信号短路(非相邻信号不可能!)
对于这些类型的错误,我们需要多少种测试向量才能确保检查全面? (我们最多有256个测试向量,这似乎有点多了。)"
如果能帮助我理解问题或解决问题的方式,我将不胜感激! :)
the signal is not transmitted (the conductor is torn)
所有信号都必须在 0 和 1 状态下执行。
the signal is stuck at 0 or 1
1 -> 0 -> 1
或 0 -> 1 -> 0
必须对所有位执行转换
any two or more neighboring signals get into short-circuit (not possible with non-neighboring!)
你知道在FPGA上布线后哪些网络可能是相邻的吗?在这种情况下:所有相邻信号必须在互补的 0 -> 1 -> 0
和 1 -> 0 -> 1
状态下执行。 IE。 'hAA -> 'h55 -> 'hAA
短路检查还要求您在测试期间监控电流消耗。
但请注意,我认为不能保证 RTL 中相邻的位在路由的 FPGA 中也是相邻的。