digital-design
-
在 VHDL 中实现 JK-Flip Flop 时出现问题
-
有人可以解释十进制到二进制转换背后的原因吗？
-
一个门输入与其他门的多个输出之间的连接如何导致电路记忆？
-
iverilog error: syntax in assignment statement l-value
-
序列 1101011 的 D FlipFlop 序列生成器不生成结果
-
总是在没有敏感列表的情况下阻止 - $display 未执行
-
我正在为原理图建模的模块编写 SystemVerilog Testbench，但不知道为什么 transcript window 说没有连接到端口 Y？
-
在哪里放置 SystemVerilog 接口，以及如何命名接口和文件
-
全加器的进位项是如何推导出来的？
-
如何在系统 verilog 中驱动来自 2 个源的信号
-
加法器模块的输出总是无关紧要 [Verilog]
-
分层边界上的 Systemverilog 接口
-
扇出的 Net 不能赋值超过一个
-
VHDL 计数器返回 'X'，未知值
-
同步与异步逻辑 - SR-Flipflop
-
SystemVerilog 寄存器设计竞争避免
-
将位向量存储在触发器而不是内存中 - Chisel
-
verilog 模块中加法器输出的错误值
-
检查电路是否有错误
-
NGSpice Monte Marlo分析，如何给子电路传递参数？