AXI4 延迟交易
AXI4 delay transactions
我只是在寻求建议。我目前有一个集成在 VHDL 中的自定义 IP，它有一个 AXI4 从输入和一个 AXI4 主输出，目前信号直接连接在一起。
我想为 AXI 信号添加可自定义的延迟，这样它们就可以通过 IP 延迟特定的时间，而不是相互连接。
我的问题是；我可以仅通过使用 AxVALID 和 AxREADY（也许 RVALID/RREADY 和 WVALID/[ 来延迟通过 IP 的读写事务吗？ =15=]) 信号?
例如，如果我想要 20 个时钟周期的延迟，我可以等待外部主机断言 VALID，并在让 IP 从机断言 READY 之前等待 20 个时钟？这是正确的逻辑吗？
提前感谢您的任何建议。
是的，可以做到。根据您的基础设施，它可能会导致总线拥塞。或者，您还应该插入一个 FIFO 来缓冲这些延迟的总线事务。
我只是在寻求建议。我目前有一个集成在 VHDL 中的自定义 IP，它有一个 AXI4 从输入和一个 AXI4 主输出，目前信号直接连接在一起。
我想为 AXI 信号添加可自定义的延迟，这样它们就可以通过 IP 延迟特定的时间，而不是相互连接。
我的问题是；我可以仅通过使用 AxVALID 和 AxREADY（也许 RVALID/RREADY 和 WVALID/[ 来延迟通过 IP 的读写事务吗？ =15=]) 信号?
例如，如果我想要 20 个时钟周期的延迟，我可以等待外部主机断言 VALID，并在让 IP 从机断言 READY 之前等待 20 个时钟？这是正确的逻辑吗？
提前感谢您的任何建议。
是的，可以做到。根据您的基础设施，它可能会导致总线拥塞。或者，您还应该插入一个 FIFO 来缓冲这些延迟的总线事务。