在 Chisel 3 下，编译 Rocket Chip 的 Verilator 生成的 C++ 需要 10 分钟。有什么办法可以加快速度吗？

Question

我们正在修改 Rocket Chip 代码。每次修改后，我们都需要运行汇编程序，以确保一切仍然运行正确。

要做到这一点，步骤是： 1) 运行 Chisel，生成Verilog 2) 运行通过Verilator的verilog，生成C++ 3) 编译生成的C++ 4) 运行测试

步骤 3 比 Chisel 2 下的步骤长约 10 倍。大约需要 10 分钟，这会减慢开发速度。

有什么方法可以加快速度吗？

Answer 1

我发现了大量的构建，运行时间花在了用于验证支持的并非真正可综合的构造上。

例如，我通过 Config 选项禁用了 TLMonitors。您可以在 subsystem 配置中找到示例。

class WithoutTLMonitors extends Config ((site, here, up) => {
  case MonitorsEnabled => false
})

Under Chisel 3, it takes 10 min to compile the Verilator generated C++ of Rocket Chip. Are there any ways to speed this up?